# IFT 1215 – Introduction aux systèmes informatiques Examen intra – hiver 2017

Professeur: Michel Boyer

Date: Le jeudi 23 février 2017, 16:30 - 18:20, B-2325, Pav. 3200 Jean-Brillant.

#### Directives:

- Documentation autorisée : une page manuscrite format A4 ou lettre.
- Aucun appareil électronique autorisé (calculatrice, téléphone, iPod, etc).
- Répondre sur le questionnaire dans l'espace disponible. Utiliser le verso de la feuille précédente pour les brouillons.
- Attention, les questions n'ont pas été mises en ordre de difficulté.
- Total:  $100 \times 0.3 = 30\%$  de la note finale.

Nom, Prén. :	Matricule:		

Question 1	/10
Question 2	/15
Question 3	/20
Question 4	/15
Question 5	/10
Question 6	/15
Question 7	/15
Total	/100

Signature:						
	NAME OF TAXABLE PARTY.	the state of the s		100		

#### 1. Codage (10 points)

A. (2 pts) Le codage ASCII est sur 7 bits et est insuffisant pour plusieurs alphabets européens. Avant Unicode avaient été introduits des codages sur 8 bits pour tenir compte de lettres absentes. Combien de lettres additionnelles permet l'ajout du huitième bit?

A REAL PROPERTY OF THE PROPERT

B. (2 pts) Calculez la représentation UTF-8 du caractère unicode d'ordre hexadécimal 00E8, (il s'agit d'un e avec un accent grave; la représentation est sur deux octets).

C. (3 pts) Combien peut-on en principe encoder des caractères sur exactement 2 octets avec le codage UTF-8.

D. (3 pts) Produire la représentation UTF-8 du caractère unicode d'ordre hexadécimal 1057E.

### 2. Conversions de bases (15 points)

A. (3 pts) Convertir en base 2 et base 16 le nombre 15.1478 en exhibant vos calculs.

B. (3 pts) Donnez la représentation en base 16 des nombres  $16^7 - 1$ .

C. (5 pts) Convertissez en base 2 le 27.5625<sub>10</sub> en exhibant vos calculs pour la partie fractionnaire.

D. (4 pts) Convertir  $\frac{37}{5}$  en base 7 en mettant une barre au dessus de la période si la représentation est infinie. Exhibez vos calculs.

3.	Nombres sig	nácian	nointel
UP o	INUITING OFF	IICO LÆV	DULLILOS

Nombres signés (20 points)	a malipopria especial intervente a la colo						
A. (6 pts) Si la représentation sur 8 bits d'un entier est 10011111, quelle est la représentation du même entier sur 16 bits si l'entier est							
(a) Non signé :	(a) Non signé:						
(b) Signé en représentation CA2:							
(c) Signé en repr. (binaire) signe et valeur absolue :							
B. (4 pts) Représenter le nombre -34 en notation complé	ment à 2 sur 8 bits.						
C. (4 pts) Quel est le nombre entier (en représentation en complément à deux sur 32 bits est 1111 1111 1111 1							
D. (6 pts) Exécutez les opérations suivantes avec bits de de l'additionneur soustracteur en CA 2 sur 8 bits; A e neur correspondant aux X et Y de S = X - Y et c sont le	t B sont les entrées de l'addition-						
(a) S = 0111 0010 - 1000 1110							
<i>c</i>	C =						
Α	V=						
В +	N =						
S							
(b) $S = 1101\ 0010 - 1111\ 1110$							
C	C=						
Α	V =						
B +	N =						
S							

#### 4. Nombres à virgule flottante en représentation IEEE-754 32 bits (15 points).

Les nombre en représentation IEEE-754 simple précision (non infinis ou NaN) sont représentés sur 32 bits dans le format  $s \mid \hat{e} \mid m$  avec un bit pour s (signe), 8 bits pour  $\hat{e}$  (exposant biaisé) et 23 bits pour m (« mantisse ») selon le tableau

ê	е	m	Valeur	Туре
e+127	$-126 \le e \le 127$	$f_1 \dots f_{23}$	$(-1)^s(1.f_1f_{23}) \times 2^e$	Normalisé
0	-126	$f_1 \dots f_{23} \neq 0$	$(-1)^s(0.f_1f_2f_{23})\times 2^{-126}$	Dénormalisé
0	-126	000000000000000000000000000000000000000	±0	Dénormalisé

A. (5 pts) Quelle est la représentation sur 32 bits selon cette norme du nombre dont la valeur écrite en binaire est 1010101.100000012?

B. (5 pts) Donnez la représentation sur 32 bits du plus petit nombre positif non nul (donc non normalisé) qui peut être représenté en IEEE-754 simple précision et donnez sa valeur.

C. (5 pts) Représenter  $-28 \times 2^{-135}$  en IEEE-754 32 bits.

- 5. Circuits de base (10 points)
  - A. (3 pts) Donnez un circuit utilisant uniquement les entrées A et B et des portes NAND et qui a pour sortie A + B

B. (3 pts) Représentez sous forme de circuit (sans la simplifier ou la modifier) la fonction booléenne  $F = (A + \overline{B} + C) \cdot (B \cdot \overline{D} + \overline{A} \cdot C)$  d'entrées (inputs) A, B, C et D; vous pouvez utiliser des portes OU et ET à plusieurs entrées, et avec entrées niées (à petites boules) si désiré.

C. (4 pts) En utilisant uniquement l'identité de de Morgan, écrivez comme produit de sommes (de littéraux) la négation suivante d'une somme de produits :


$$\overline{(\overline{A} \cdot B \cdot \overline{C}) + (C \cdot \overline{D} \cdot E) + (\overline{A} \cdot C \cdot \overline{D}) + (A \cdot \overline{B} \cdot \overline{D})}$$

## 6. Tables de Karnaugh et Minimisations (15 points)

A. (5 pts) On veut afficher des nombres décimaux (en décimal codé binaire) avec des afficheurs 7 segments. Voici l'affichage désiré pour chaque valeur des quatre bits ABCD.



Donnez sous forme de table de Karnaugh (sans faire les regroupements ni simplifier) la fonction F qui sur l'entrée ABCD représentant l'un de ces 10 chiffres vaut 1 si le segment horizontal du bas doit être affiché et 0 s'il ne doit pas l'être.



B. (a) (5 pts) Faites les regroupements donnant une somme minimale de produits et donnez l'expression minimale correspondante de F comme somme de produits si F est spécifiée par la table de Karnaugh suivante (aucun calcul algébrique n'est demandé).

	-				A
(	AB	00	01	11	10
	00	d		1	1
	01	d	1		- 1
c D	11	1	1	d	d
	10	1			d
	ā		F	7	


(b) (5 pts) Donner une expression minimale de cette même fonction F, mais cette fois comme produit minimal de sommes en utilisant la méthode de Karnaugh (exhibez encore bien vos regroupements).

			_	<u> </u>	A
	CD	00	01	B 11	10
	00				
	01				
С	11				
	10				

# 7. Composantes digitales (15 points)

A. (5 pts) Implantez en complétant le circuit suivant (avec un mux 8-1) la fonction F spécifiée par la table suivante

Α	В	C	D	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0



B. (5 pts) Construisez à partir des circuits suivants un additionneur soustracteur 8 bits qui prend en entrée les entrée X et Y de 8 bits, et l'entrée R de 1 bit et qui retourne S = X + Y si R = 0 et S = X - Y si R = 1 ainsi que la retenue  $c_8$ . Les circuits à utiliser sont



Dans l'ordre, il s'agit d'un circuit qui prend 8 bits en entrée et qui retourne les 8 bits inversés en sortie, d'un multiplexeurs 2 – 1 avec entrées D<sub>0</sub> et D<sub>1</sub> de 8 bits, un bit de sélection, et une sortie de 8 bits, et un additionneur 8 bits (deux entrées de 8 bits, une entrée de 1 bit de retenue, et une sortie de 8 bits plus la dernière retenue).

C. (5 pts) En supposant que le circuit suivant répond à la question précédente (i.e. est bien un additionneur-soustracteur), ajouter le circuit qui retourne le bit C.

